#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000349287 A

(43) Date of publication of application: 15.12.00

(51) Int. CI

H01L 29/78 H01L 21/318

H01L 21/8234

H01L 27/088

(21) Application number: 11160936

(22) Date of filing: 08.06.99

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

IRINO KIYOSHI

**OKUBO SATOSHI** MORIZAKI YUSUKE TAKASAKI KANETAKE

# **THEREOF**


(57) Abstract:


PROBLEM TO BE SOLVED: To provide a semiconductor device, in which a thin gate insulating film having a high specific inductive capacity is formed uniformly, and a method for manufacturing device the and another semiconductor device having gate insulating films formed in different structures and a method for manufacturing the device.


SOLUTION: A method for manufacturing a semiconductor device, having a first gate insulating film 16 containing a silicon nitride film 24, includes the steps of forming a silicon oxide film 22 on a silicon substrate 10, a step heat-treating the silicon oxide film 22 in an atmosphere containing silicon and halogen, and a step of heat-treating the silicon oxide film 22 in an atmosphere containing NH3. The method also includes a step of forming the silicon nitride film

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE 24 on the silicon oxide film 22, by using a silicon-containing gas and NH3 as raw materials.

COPYRIGHT: (C)2000,JPO







#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349287 (P2000-349287A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7		識別記号 F I			テーマコード( <del>参考</del> )		
<b>H01L</b>	29/78		H01L	29/78	301G	5 F 0 4 0	
	21/318			21/318	Α	5F048	
	21/8234	•		27/08	102C	5F058	
	27/088						

審査請求 未請求 請求項の数5 OL (全 13 頁)

(21)出願番号	<b>特願平</b> 11-160936	(71) 出願人	000005223
			富士通株式会社
(22)出願日	平成11年6月8日(1999.6.8)		神奈川県川崎市中原区上小田中4丁目1番
			1号
		(72)発明者	入野 清
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72)発明者	大久保 聡
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(74)代理人	100087479
			弁理士 北野 好人
			71.22
		1	

最終頁に続く


#### (54) 【発明の名称】 半導体装置及びその製造方法


#### (57)【要約】


【課題】 比誘電率の高いゲート絶縁膜が薄く、しかも 均一に形成された半導体装置及びその製造方法を提供す る。また、異なる構造のゲート絶縁膜を併有する半導体 装置及びその製造方法を提供する。

【解決手段】 シリコン窒化膜24を含む第1のゲート 絶縁膜16を有する半導体装置の製造方法であって、シリコン基板10上にシリコン酸化膜22を形成する工程と、シリコンとハロゲンとを含む分子を含む雰囲気中で、シリコン酸化膜22を熱処理する工程と、NH,を含む雰囲気中で、シリコン酸化膜22を熱処理する工程と、シリコンを含むガスとNH,とを原料として、シリコン酸化膜22上にシリコン窒化膜24を形成する工程とを有している。

## 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その2)







【請求項1】 シリコン窒化膜を含む第1のゲート絶縁 膜を有する半導体装置の製造方法であって、

シリコン基板上にシリコン酸化膜を形成する工程と、 シリコンとハロゲンとを含む分子を含む雰囲気中で、前 記シリコン酸化膜を熱処理する工程と、

NH,を含む雰囲気中で、前記シリコン酸化膜を熱処理する工程と、

シリコンを含むガスとNH,とを原料として、前記シリコン酸化膜上にシリコン窒化膜を形成する工程とを有す 10 ることを特徴とする半導体装置の製造方法。

【請求項2】 酸化タンタル膜と前記酸化タンタル膜上 に形成されたシリコン窒化膜とを含む第1のゲート絶縁 膜を有する半導体装置の製造方法であって、

シリコン基板上にシリコン酸化膜又はシリコン窒化酸化 膜より成る第1の膜を形成する工程と、

前記第1の膜上に、酸化タンタル膜を形成する工程と、シリコンとハロゲンとを含む分子を含む雰囲気中で、前記第1の膜を熱処理する工程と、

NH,を含む雰囲気中で、前記第1の膜を熱処理する工程と.

シリコンを含むガスとNH,とを原料として、前記第1 の膜上にシリコン窒化膜を形成する工程とを有すること を特徴とする半導体装置の製造方法。

【請求項3】 請求項1又は2記載の半導体装置の製造方法において、

前記シリコン窒化膜を形成する工程後に、第1の領域の 前記第1のゲート絶縁膜をエッチングする工程と、

前記シリコン基板を酸化し、前記シリコン基板の前記第 1の領域に、前記第1のゲート絶縁膜と異なる構造の第 2のゲート絶縁膜を形成する工程とを更に有することを 特徴とする半導体装置の製造方法。

【請求項4】 シリコン酸化膜と前記シリコン酸化膜上 に形成されたシリコン窒化膜とを含む第1のゲート絶縁 膜を有する第1のトランジスタと、

前記第1のゲート絶縁膜と異なる構造の第2のゲート絶 縁膜を有する第2のトランジスタとを有することを特徴 とする半導体装置。

【請求項5】 シリコン酸化膜と、前記シリコン酸化膜 上に形成された酸化タンタル膜と、前記酸化タンタル膜 40 上に形成されたシリコン窒化膜とを含む第1のゲート絶縁膜を有する第1のトランジスタと、

前記第1のゲート絶縁膜と異なる構造の第2のゲート絶縁膜を有する第2のトランジスタとを有することを特徴とする半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に係り、特に比誘電率の高い材料をゲート絶 緑膜を用いた半導体装置及びその製造方法に関する。 [0002]

【従来の技術】超高速CMOS-LSIにおいては、高集積化、高速化が要求され、トランジスタの微細化と高駆動能力化が求められている。トランジスタを微細化するためには、膜厚の薄い良質なゲート絶縁膜を形成するととが必要である。

2

【0003】しかし、従来から広く用いられているシリコン酸化膜を単に薄く形成した場合には、ゲートリーク電流が増加し、消費電流も大きくなってしまう。また、ゲート絶縁膜を薄く形成した場合には、ゲート絶縁膜としての機能を確保すべく、比誘電率の高い膜を用いることが望ましい。

【0004】そこで、比誘電率の高い絶縁膜であるシリコン窒化膜や酸化タンタル膜等をゲート絶縁膜として用いることが提案されている。

[0005]

20

30

【発明が解決しようとする課題】しかしながら、シリコン窒化膜を用いた場合には、シリコン基板とシリコン窒化膜をの界面が劣化してしまうこととなる。予め薄いシリコン酸化膜をシリコン基板上に形成し、そのシリコン酸化膜上にシリコン窒化膜を形成することも考えられるが、薄いシリコン窒化膜をCVD法等によって形成するのは困難である。予め薄いシリコン酸化膜をシリコン基板上に形成しておき、NH,を含む雰囲気中で処理を行えば、シリコン窒化膜を形成することはできるが、この場合には、シリコン酸化膜とシリコン基板との間の界面に過剰な窒素や水素が導入されてしまう。従って、シリコン窒化膜をゲート絶縁膜として用いて良好な電気的特性を有するトランジスタを形成することは困難であった。

【0006】一方、酸化タンタル膜を用いた場合には、シリコン基板と酸化タンタル膜とが反応してしまうこととなる。また、酸化タンタル膜より成るゲート絶縁膜上に、ボリシリコン膜より成るゲート電極を形成した場合には、酸化タンタル膜とボリシリコンとが反応してしまう。酸化タンタル膜と反応しにくいTiN膜を好ート電極に用いることも考えられるが、TiN膜を用いるとり形のトランジスタとの形のトランジスタとのしきい値電圧Vェルを対称に制御することが困難となる。このように、酸化タンタル膜をゲート絶縁膜として用いて良好な電気的特性を有するトランジスタを形成するのは困難であった。

【0007】また、高電圧用のトランジスタと低電圧用のトランジスタの両者が形成された半導体装置では、高電圧用のトランジスタのためのゲート絶縁膜を形成した後に、低電圧用のトランジスタが形成される領域のゲート絶縁膜を除去し、この後、更に低電圧用のトランジスタのゲート絶縁膜を形成していた。この場合、単に上記のような方法で低電圧用のトランジスタのゲート絶縁膜50を形成すると、高電圧用のトランジスタのゲート絶縁膜

の電気的特性が劣化してしまっていた。このため、高電 圧用のトランジスタのゲート絶縁膜の電気的特性を劣化 することなく、高電圧用のトランジスタと低電圧用のト ランジスタとを併有する半導体装置を製造する技術が待 望されていた。

【0008】本発明の目的は、比誘電率の高いゲート絶 縁膜が薄く、しかも均一に形成された半導体装置及びそ の製造方法を提供することにある。

【0009】また、本発明の他の目的は、異なる構造の ゲート絶縁膜を併有する半導体装置及びその製造方法を 10 提供することにある。

## [0010]

【課題を解決するための手段】上記目的は、シリコン窒化膜を含む第1のゲート絶縁膜を有する半導体装置の製造方法であって、シリコン基板上にシリコン酸化膜を形成する工程と、シリコンとハロゲンとを含む分子を含む雰囲気中で、前記シリコン酸化膜を熱処理する工程と、NH,を含む雰囲気中で、前記シリコン酸化膜を熱処理する工程と、シリコンを含むガスとNH,とを原料として、前記シリコン酸化膜上にシリコン窒化膜を形成する 20工程とを有することを特徴とする半導体装置の製造方法により達成される。これにより、シリコン酸化膜を形成した後に、上記のような処理を行って、薄くて均一なシリコン窒化膜を形成するので、比誘電率が高く、薄くて均一なゲート絶縁膜を形成することができる。

【0011】また、上記目的は、酸化タンタル膜と前記 酸化タンタル膜上に形成されたシリコン窒化膜とを含む 第1のゲート絶縁膜を有する半導体装置の製造方法であ って、シリコン基板上にシリコン酸化膜又はシリコン窒 化酸化膜より成る第1の膜を形成する工程と、前記第1 の膜上に、酸化タンタル膜を形成する工程と、シリコン とハロゲンとを含む分子を含む雰囲気中で、前記第1の 膜を熱処理する工程と、NH,を含む雰囲気中で、前記 第1の膜を熱処理する工程と、シリコンを含むガスとN H, とを原料として、前記第1の膜上にシリコン窒化膜 を形成する工程とを有することを特徴とする半導体装置 の製造方法により達成される。これにより、シリコン酸 化膜と酸化タンタル膜とを形成した後に、上記のような 処理を行って、薄くて均一なシリコン窒化膜を形成する ので、比誘電率が高く、薄くて均一なゲート絶縁膜を形 成することができる。

【0012】また、上記の半導体装置の製造方法において、前記シリコン窒化膜を形成する工程後に、第1の領域の前記第1のゲート絶縁膜をエッチングする工程と、前記シリコン基板を酸化し、前記シリコン基板の前記第1の領域に、前記第1のゲート絶縁膜と異なる構造の第2のゲート絶縁膜を形成する工程とを更に有することが望ましい。

【0013】また、上記目的は、シリコン酸化膜と前記シリコン酸化膜上に形成されたシリコン窒化膜とを含む 50

第1のゲート絶縁膜を有する第1のトランジスタと、前記第1のゲート絶縁膜と異なる構造の第2のゲート絶縁膜を有する第2のトランジスタとを有することを特徴とする半導体装置により達成される。これにより、異なる構造のゲート絶縁膜を用いて、良好な電気的特性を有す

構造のゲート絶縁膜を用いて、良好な電気的特性を有する第1のトランジスタと第2のトランジスタとを有する 半導体装置を提供することができる。

【0014】また、上記目的は、シリコン酸化膜と、前記シリコン酸化膜上に形成された酸化タンタル膜と、前記酸化タンタル膜上に形成されたシリコン窒化膜とを含む第1のゲート絶縁膜を有する第1のトランジスタと、前記第1のゲート絶縁膜と異なる構造の第2のゲート絶縁膜を有する第2のトランジスタとを有することを特徴とする半導体装置により達成される。これにより、異なる構造のゲート絶縁膜を用いて、良好な電気的特性を有する第1のトランジスタと第2のトランジスタとを有する半導体装置を提供することができる。

[0015]

30

【発明の実施の形態】[第1実施形態]本発明の第1実施形態による半導体装置及びその製造方法を図1乃至図9を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。図2乃至図7は、本実施形態による半導体装置の製造方法を示す工程断面図である。図8及び図9は、ゲート絶縁膜を形成する際の膜の表面状態を示す概念図である。

【0016】(半導体装置)まず、本実施形態による半 導体装置を図1を用いて説明する。

【0017】図1に示すように、シリコン基板10には、素子領域を画定する素子分離領域12が形成されている。

【0018】素子分離領域12により画定された素子領域14のシリコン基板10上には、ゲート絶縁膜16、18が形成されている。本実施形態による半導体装置は、低電圧用のトランジスタ20のゲート絶縁膜16が、薄い膜厚のシリコン酸化膜22と薄い膜厚のシリコン窒化膜24とにより構成されており、高電圧用のトランジスタ26のゲート絶縁膜18が、ゲート絶縁膜16の酸化膜換算膜厚より厚く構成されていることに主な特徴がある。

【0019】本実施形態による半導体装置では、低電圧用のトランジスタ20のゲート絶縁膜16として、薄く均一に形成された比誘電率の高いシリコン窒化膜24が用いられている。しかも、シリコン窒化膜24は後述する方法により薄く形成されたシリコン酸化膜22上に形成されているので、シリコン基板10とシリコン窒化膜24とが反応してしまうのを抑制することができる。本実施形態によれば、比誘電率の高いゲート絶縁膜16を薄くて均一に形成することができるので、良好な電気的特性の低電圧用のトランジスタ20が得られる。

【0020】また、本実施形態による半導体装置では、

高電圧用のトランジスタ26のゲート絶縁膜18には、低電圧用のトランジスタ20のゲート絶縁膜16と異なる構造のシリコン酸化膜が用いられている。高電圧用のトランジスタ26のゲート絶縁膜18に用いられているシリコン酸化膜は、高耐圧を実現すべくゲート絶縁膜16の酸化膜換算膜厚より厚く形成されているので、良好な電気的特性の高電圧用のトランジスタ26も得られる。

【0021】ゲート絶縁膜16、18上にはボリシリコン膜より成るゲート電極30a、30bがそれぞれ形成 10されており、シリコン基板10にはゲート電極30a、30bに自己整合で低濃度領域32aが形成されている。ゲート電極30a、30bの側面にはシリコン酸化膜より成るサイドウォール絶縁膜28が形成されでおり、シリコン基板10にはサイドウォール絶縁膜28が形成されたゲート電極30a、30bに自己整合で高濃度領域32bが形成されている。低濃度領域32a及び高濃度領域32bにより、LDD構造のソース/ドレイン拡散層32が構成されている。

【0022】ゲート電極30a、30b上には、コバル 20トシリサイド膜より成るシリサイド電極34が形成されており、ソース/ドレイン拡散層32上には、コバルトシリサイド膜より成るソース/ドレイン電極36が形成されている。

【0023】このようなトランジスタ20、26が形成されたシリコン基板10上には、全面に層間絶縁膜38が形成されている。層間絶縁膜38には、ソース/ドレイン電極36に達するコンタクトホール40が形成されており、コンタクトホール40内には、導体プラグ42が埋め込まれている。こうして、本実施形態による半導体装置が構成されている。

【0024】とのように本実施形態によれば、低電圧用のトランジスタのゲート絶縁膜として、シリコン酸化膜とシリコン窒化膜とを有する薄くて均一なゲート絶縁膜が用いられているので、良好な電気的特性の低電圧用のトランジスタを実現することができる。また、高電圧用のトランジスタのゲート絶縁膜として、厚いゲート絶縁膜が用いられているので、高い耐圧を実現することができる。従って、低電圧用のトランジスタと高電圧用のトランジスタとを併有する半導体装置であっても良好な電 40 気的特性を実現することができる。

【0025】(半導体装置の製造方法)次に、本実施形態による半導体装置の製造方法を図2乃至図9を用いて説明する。

【0026】まず、図2(a)に示すように、熱酸化法により、p形の(100)のシリコン基板10上に、シリコン酸化膜44を形成する。次に、CVD法により、シリコン酸化膜44上に、シリコン窒化膜46を形成する。

【0027】次に、フォトリソグラフィ技術を用いて、

シリコン窒化膜46、シリコン酸化膜44、及びシリコン基板10をエッチングし、シリコン基板10に素子分離領域12を形成するための溝48を形成する(図2

(b)参照)。

【0028】次に、シリコン基板10の溝48内に、熱酸化法により、シリコン酸化膜(図示せず)を形成する。この後、全面に、CVD法により、シリコン酸化膜50を形成する。これにより、溝48内にシリコン酸化膜50が埋め込まれる(図2(b)参照)。

【0029】次に、CMP法により、シリコン窒化膜46の表面が露出するまで、シリコン酸化膜50を研磨する。この後、燐酸ボイルにより、シリコン窒化膜46をエッチングする。次に、希釈フッ酸より成るエッチング液を用い、シリコン酸化膜44をエッチングする。このようにして、素子分離領域12により素子領域14が画定されたシリコン基板10が形成される(図3(a)参照)。

【0030】次に、全面に、犠牲酸化膜(図示せず)を 形成する。

【0031】次に、犠牲酸化膜を除去し、この後、ゲート絶縁膜16を形成する。本実施形態による半導体装置の製造方法は、ゲート絶縁膜16の形成方法に特徴があり、かかるゲート絶縁膜16は以下のようにして形成することができる。

【0032】まず、図3(b)に示すように、シリコン基板10の表面に、膜厚0.6nm~1nmのシリコン酸化膜22を形成する。成膜条件は、例えば、NOとN、とを含む雰囲気を用い、成膜温度は例えば800℃とする。こうしてシリコン酸化膜22を形成した場合には、シリコン酸化膜22の表面は、図8(a)に示すように−SiOHで終端されている。このようなシリコン酸化膜22上に単にシリコン窒化膜を形成した場合には、薄くて均一なシリコン窒化膜を形成することは困難である。従って、本実施形態では、以下のようにして、シリコン酸化膜22上に薄くて均一なシリコン窒化膜24を形成する。

【0033】即ち、次に、シリコンとハロゲンとを含む分子を含む雰囲気中で、熱処理を行う。シリコンとハロゲンとを含む分子としては、例えばSiCl.を用いる。なお、シリコンとハロゲンとを含む分子は、SiCl.に限定されるものではなく、例えばSiHCl.、SiH,Cl.、SiF.等を適宜用いることができる。また、反応速度を制御するため、シリコンとハロゲンとを含む分子を含む雰囲気中に希ガスを加えることにより希釈してもよい。

【0034】熱処理条件は、例えば450℃とする。なお、熱処理温度は450℃に限定されるものではなく、例えば400℃~800℃の範囲で適宜設定することができ、望ましくは400℃~500℃とすることができる。このような熱処理を行うと、まず、第1ステップと

7

して、

\* (化1)

 $(0035) \qquad * \\ -\text{SiOH} + \text{SiCl}_4 \rightarrow -\text{Si-O-SiCl}_3 + \text{HCl}_4$ 

【0036】となる反応が生じ、との後、第2ステップ ※【0037】 として、 ※ 【化2】

[0038] となる反応が生じ、膜の表面は-SiOSiC1で終端される(図8(b)参照)。

【0039】次に、NH,を含む雰囲気中で、熱処理を行う。熱処理条件は、例えば450 Cとする。なお、熱処理温度は450 Cに限定されるものではなく、例えば 400 C~800 Cの範囲で適宜設定することができる。このような熱処理を行うと、

-SiOSiC1+NH, →-SiOSiNH, +HC

となる反応が生じ、膜の表面はSiOSiNH、で終端 される(図9(a)参照)。これにより、膜の表面にN が存在することとなるため、このNが後工程でシリコン 窒化膜24を形成する際の種となる。

【0040】次に、CVD法により、シリコンを含むガスとNH,とを含む雰囲気中で、膜厚3nmのシリコン窒化膜24を形成する。シリコンを含むガスとしては、例えばSiCl,を用いる。なお、シリコンを含むガスは、SiCl,に限定されるものではなく、例えば、SiHCl,、SiH,Cl,、SiH,、Si,H。等を適宜 30用いることができる。また、反応速度を制御するため、シリコンを含むガスとNH,とを含む雰囲気中に適宜希ガスを加えることにより希釈してもよい。成膜温度は、例えば700℃とすることができる。なお、成膜温度は700℃に限定されるものではなく、所望のシリコン窒化膜24を形成すべく適宜設定することができる。このようにして成膜すると、

3 S i H. +4 NH, →S i, N. +12 H. となる反応が生じ、シリコン窒化膜2 4 が形成される。 【0041】 こうして、シリコン酸化膜2 2 とシリコン 40 窒化膜2 4 とより成る低電圧用のトランジスタ2 0 のゲート絶縁膜16 が形成される(図3(c)参照)。

【0042】次に、全面に、CVD法により、膜厚10nmのシリコン酸化膜52を形成する(図4(a)参照)。

【0043】次に、全面に、フォトレジスト膜を塗布する。との後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、高電圧用トランジスタ26が形成される領域に開口部54が形成されたフォトレジストマスク56が形成される。この後、

希釈フッ酸より成るエッチング液を用い、フォトレジストマスク56をマスクとし、シリコン窒化膜24をエッチングストッパとして、シリコン酸化膜52をエッチングする(図4(b)参照)。

【0044】次に、フォトレジストマスク56を除去する。 この後、燐酸ボイルにより、シリコン酸化膜52をマスクとして、シリコン窒化膜24をエッチングする(図4(c)参照)。

【0045】次に、シリコン窒化膜24をマスクとして、希釈フッ酸より成るエッチング液を用いてエッチングを行う。これにより、シリコン窒化膜24上のシリコン酸化膜52がエッチングされ、また、シリコン窒化膜24により覆われていない領域のシリコン酸化膜22がエッチングされる(図5(a)参照)。

[0046]次に、熱酸化法により、高電圧用トランジスタ26を形成する領域に、膜厚6nmのシリコン酸化膜より成るゲート絶縁膜18を形成する。低電圧用のトランジスタ20が形成される領域にはシリコン窒化膜24が形成されているので、低電圧用のトランジスタ20のゲート絶縁膜16の酸化が抑制される。

[0047]次に、全面に、CVD法により、膜厚80nmのポリシリコン膜58を形成する。

【0048】次に、フォトリソグラフィ技術を用い、ポリシリコン膜58をゲート電極30a、30hの形状にパターニングする。これにより、ポリシリコン膜58より成るゲート電極30a、30bが形成される(図6(a)参照)。

[0049]次に、イオン注入法により、ゲート電極3 0a、30bに自己整合でシリコン基板10に不純物を 導入し、とれにより低濃度領域32aを形成する(図6 (b)参照)。

【0050】次に、全面に、CVD法により、シリコン酸化膜を形成する。次に、異方性エッチングにより、シリコン酸化膜をエッチングし、これによりゲート電極の側面に、シリコン酸化膜より成るサイドウォール絶縁膜28を形成する。

【0051】次に、サイドウォール絶縁膜28が形成されたゲート電極30a、30bに自己整合で、不純物を50 高濃度に導入し、これにより高濃度領域32bを形成す

る。とうして、低濃度領域32a及び高濃度領域32b より成るソース/ドレイン拡散層32が形成される(図 6 (c)参照)。

【0052】次に、サリサイド(SALICIDE、Self-Align ed Silicade) プロセスにより、ゲート電極上にコバル トシリサイド膜より成るシリサイド電極34を形成し、 ソース/ドレイン拡散層32上にコバルトシリサイド膜 より成るソース/ドレイン電極32を形成する(図7 (a)参照)。

【0053】次に、全面に、CVD法により、膜厚30 0 n mのシリコン酸化膜より成る層間絶縁膜38を形成 する。次に、CMP法により、層間絶縁膜38の表面を 研磨し、これにより層間絶縁膜38の表面を平坦化す る。次に、層間絶縁膜38の表面からソース/ドレイン 電極36に達するコンタクトホール40を形成する。 【0054】次に、全面に、膜厚100nm/20nm のW/TiNより成る導電膜を形成する。これにより、 コンタクトホール40内に導電膜が埋め込まれる。次 に、層間絶縁膜38の表面が露出するまで導電膜を研磨 し、これにより、コンタクトホール40内に導電膜より 成る導体プラグ42を形成する。この後、400℃の熱

【0055】こうして、本実施形態による半導体装置が 製造される。

処理を行う。

【0056】とのように本実施形態によれば、低電圧用 のトランジスタのゲート絶縁膜を形成する際に、薄いシ リコン酸化膜を形成した後に、上記のような処理を行っ て、薄くて均一なシリコン窒化膜を形成するので、比誘 電率が高く、薄くて均一なゲート絶縁膜を形成すること ができる。従って、良好な電気的特性の低電圧用のトラ ンジスタを形成することができる。また、低電圧用のト ランジスタが形成される領域に形成されたゲート絶縁膜 は、表面側にシリコン窒化膜が用いられているので、高 電圧用のトランジスタのゲート絶縁膜を形成する際に、 低電圧用のトランジスタのゲート絶縁膜が酸化されるの を防止することができる。従って、本実施形態によれ ば、低電圧用のトランジスタと高電圧用のトランジスタ とを併有する半導体装置を製造する場合であっても良好 な電気的特性を実現することができる。

よる半導体装置及びその製造方法を図10乃至図14を 用いて説明する。図10は、本実施形態による半導体装 置を示す断面図である。図11乃至図12は、本実施形 態による半導体装置の製造方法を示す工程断面図であ る。図13及び図14は、ゲート絶縁膜を形成する際の 膜の表面状態を示す概念図である。図1乃至図9に示す 第1実施形態による半導体装置及びその製造方法と同一 の構成要素には、同一の符号を付して説明を省略または 簡潔にする。

【0058】(半導体装置)まず、本実施形態による半 50 を含む分子としては、例えばSiCl。を用いる。な

導体装置について図10を用いて説明する。

【0059】本実施形態による半導体装置は、低電圧用 のトランジスタ20aのゲート絶縁膜66がシリコン窒 化酸化膜60、酸化タンタル膜(例えば、Ta,O,膜) 62、及びシリコン窒化膜64により構成されている他 は、第1実施形態による半導体装置と同様である。

10

【0060】本実施形態によれば、酸化タンタル膜62 上にシリコン窒化膜64が形成されているので、ポリシ リコン膜より成るゲート電極30a、30bと酸化タン タル膜62とが反応してしまうのを防止することができ る。また、酸化タンタル膜62とシリコン基板10との 間にシリコン酸化膜60が形成されているので、酸化タ ンタル膜62がシリコン基板10と反応してしまうのを 防止することができる。従って、本実施形態によれば、 酸化タンタル膜62を低電圧用のトランジスタのゲート 絶縁膜66に用いた場合であっても、良好な電気的特性 を有する半導体装置を提供することができる。かかるゲ ート絶縁膜66は、後述する本実施形態による半導体装 置の製造方法により形成することができる。

【0061】(半導体装置の製造方法)次に、本実施形 態による半導体装置の製造方法を図10乃至図14を用 いて説明する。

【0062】まず、犠牲酸化膜を除去してシリコン基板 10の表面を清浄にする工程までは、図2(a)乃至図 3 (a) に示す第1実施形態による半導体装置の製造方 法と同様であるので説明を省略する。

【0063】次に、ゲート絶縁膜66を形成する。本実 施形態による半導体装置の製造方法は、ゲート絶縁膜6. 6の形成方法に特徴があるものであり、かかるゲート絶 30 緑膜66は以下のようにして形成することができる。

【0064】まず、図11(a)に示すように、シリコ ン基板10の表面に、膜厚0.6nm~lnmのシリコ ン窒化酸化膜60を形成する。成膜条件は、例えばNO とN、とを含む雰囲気を用い、成膜温度は例えば800 ℃とする。なお、シリコン窒化酸化膜60に限定される ものではなく、例えばシリコン窒化酸化膜60の代わり に、シリコン酸化膜を形成してもよい。

【0065】次に、全面に、CVD法により、酸化タン タル膜62を形成する。成膜温度は、例えば450℃と 【0057】[第2実施形態] 本発明の第2実施形態に 40 する。とうして酸化タンタル膜62を形成すると、酸化 タンタル膜62の表面は、図15(a)に示すように-TaOHで終端される。このような酸化タンタル膜62 上に単にシリコン窒化膜を形成した場合には、薄くて均 一なシリコン窒化膜を形成することは困難である。従っ て、本実施形態では、以下のようにして、酸化タンタル 膜62上に薄くて均一なシリコン窒化膜64を形成す る。

> 【0066】即ち、シリコンとハロゲンとを含む分子を 含む雰囲気中で、熱処理を行う。シリコンとハロゲンと

お、シリコンとハロゲンとを含む分子は、SiCl, に限定されるものではなく、例えばSiHCl, 、SiH, Cl, 、SiF, 等を適宜用いることができる。また、反応速度を制御するため、シリコンとハロゲンとを含む分子を含む雰囲気中に希ガスを加えることにより適宜希釈してもよい。

【0067】熱処理条件は、例えば450 Cとすることができる。なお、熱処理温度は450 Cに限定されるものではなく、例えば400 C~800 Cの範囲で適宜設定することができる。このような熱処理を行うと、4- TaOH+SiCl.  $\rightarrow 4-$  TaOSiCl+4HCl となる反応が生じ、膜の表面は- TaOSiClで終端される(図15(b)参照)。

【0068】次に、NH,を含む雰囲気中で、熱処理を行う。熱処理条件は、例えば450 Cとする。なお、熱処理温度は450 Cに限定されるものではなく、例えば 400 C~800 Cの範囲で適宜設定することができる。このような熱処理を行うと、

-TaOSiCl+NH, →-TaOSiNH, +HC

となる反応が生じ、膜の表面は一TaOSiNH、で終端される(図16(a)参照)。これにより、膜の表面にNが存在することとなるため、このNが後工程でシリコン窒化膜を形成する際の種となる。

【0069】次に、CVD法により、シリコンを含むガスとNH,とを含む雰囲気中で、膜厚3nmのシリコン窒化膜64を形成する。シリコンを含むガスとしては、例えばSiCl,を用いる。なお、シリコンを含むガスは、SiCl,に限定されるものではなく、例えば、SiH,Cl,、SiH,、Si,H。等を適宜 30用いることができる。また、反応速度を制御するため、シリコンを含むガスとNH,とを含む雰囲気中に希ガスを適宜加えることにより希釈してもよい。成膜温度は、例えば700℃とすることができる。なお、成膜温度は700℃に限定されるものではなく、所望のシリコン窒化膜64を形成すべく適宜設定することができる。このようにして成膜すると、

 $S i H_4 + NH_3 \rightarrow S i, N_4 + H_2$ 

となる反応が生じ、シリコン窒化膜 6 4 が形成される (図 1 6 (b) 参照)。

【0070】 こうして、シリコン窒化酸化膜60、酸化タンタル膜62、及びシリコン窒化膜64より成るゲート絶縁膜66が形成される(図11(c)参照)。

【0071】次に、全面に、フォトレジスト膜を塗布する。との後、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。とれにより、高電圧用トランジスタ26が形成される領域に開口部54が形成されたフォトレジストマスク56が形成される。

【0072】次に、フォトレシストマスク56をマスクとして、異方性エッチングにより、シリコン窒化膜64

12

をエッチングする(図12(a)参照)。

【0073】次に、フォトレジストマスク56を除去する。次に、フッ酸より成るエッチング液を用い、シリコン窒化膜64をマスクとして、酸化タンタル膜62及びシリコン窒化酸化膜60をエッチングする(図12 (b)参照)。

【0074】次に、熱酸化法により、高電圧用トランジスタ26を形成する領域に、膜厚6nmのシリコン酸化膜より成るゲート絶縁膜18を形成する(図12(c)参照)。との際、酸化タンタル膜62上にシリコン窒化膜64が形成されているので、酸化タンタル膜62の酸化が抑制される。

【0075】との後の半導体装置の製造方法は、図5 (c)乃至図7(b)に示す第1実施形態による半導体 装置の製造方法と同様であるので説明を省略する。

【0076】とのように本実施形態によれば、酸化タンタル膜上にシリコン窒化膜を形成することができるので、ポリシリコン膜より成るゲート電極が酸化タンタル膜と反応してしまうのを防止することができる。また、シリコン基板と酸化タンタル膜との間にシリコン酸化膜を形成するので、酸化タンタル膜がシリコン基板と反応するのを防止することができる。従って、ゲート絶縁膜に酸化タンタル膜を用いた場合であっても、良好な電気的特性を有する半導体装置を提供することができる。

【0077】[変形実施形態]本発明は上記実施形態に限らず種々の変形が可能である。

【0078】例えば、上記実施形態では、低電圧用のトランジスタと高電圧用のトランジスタとを形成したが、 低電圧用のトランジスタのみを形成する場合にも適用することができる。

【0079】また、上記実施形態では、低電圧用のトランジスタと高電圧用のトランジスタとを形成する場合を例に説明したが、本発明は、異なる構造のゲート絶縁膜を形成するあらゆる場合に適用することができる。 【0080】

【発明の効果】以上の通り、本発明によれば、低電圧用のトランジスタのゲート絶縁膜を形成する際に、薄いシリコン酸化膜を形成した後に、上記のような処理を行って、薄くて均一なシリコン窒化膜を形成するので、比誘電率が高く、薄くて均一なゲート絶縁膜を形成することができる。従って、良好な電気的特性の低電圧用のトランジスタを形成することができる。また、低電圧用のトランジスタが形成される領域に形成されたゲート絶縁膜は、表面側にシリコン窒化膜が用いられているので、高電圧用のトランジスタのゲート絶縁膜を形成する際に、低電圧用のトランジスタのゲート絶縁膜が酸化されるのを防止することができる。従って、本発明によれば、低電圧用のトランジスタと高電圧用のトランジスタとを併有する半導体装置を製造する場合であっても良好な電気 的特性を実現することができる。

[0081] また、本発明によれば、酸化タンタル膜上にシリコン窒化膜を形成することができるので、ポリシリコン膜より成るゲート電極が酸化タンタル膜と反応してしまうのを防止することができる。また、シリコン基板と酸化タンタル膜との間にシリコン酸化膜を形成するので、酸化タンタル膜がシリコン基板と反応するのを防止することができる。従って、ゲート絶縁膜に酸化タンタル膜を用いた場合であっても、良好な電気的特性を有する半導体装置を提供することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施形態による半導体装置を示す 断面図である。

【図2】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その1)である。

【図3】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その2)である。

【図4】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その3)である。

【図5】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その4)である。

【図6】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その5)である。

【図7】本発明の第1実施形態による半導体装置の製造 方法を示す工程断面図(その6)である。

【図8】本発明の第1実施形態による半導体装置のゲート絶縁膜を形成する際の膜の表面状態を示す概念図(その1)である。

【図9】本発明の第1実施形態による半導体装置のゲート絶縁膜を形成する際の膜の表面状態を示す概念図(その2)である。

【図10】本発明の第2実施形態による半導体装置を示す断面図である。

【図11】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図12】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図13】本発明の第2実施形態による半導体装置のゲート絶縁膜を形成する際の膜の表面状態を示す概念図

(その1) である。

【図14】本発明の第2実施形態による半導体装置のゲート絶縁膜を形成する際の膜の表面状態を示す概念図・(その2)である。

14

#### 【符号の説明】

10…シリコン基板

12…素子分離領域

14…素子領域

16…ゲート絶縁膜

0 18…ゲート絶縁膜

20…トランジスタ

20a…トランジスタ

22…シリコン酸化膜

24…シリコン窒化膜

26…トランジスタ

28…サイドウォール絶縁膜

30a、30b…ゲート電極

32…ソース/ドレイン拡散層

32 a…低濃度領域

20 32b…高濃度領域

. 34…シリサイド電極

36…ソース/ドレイン電極

38…層間絶縁膜

40…コンタクトホール

42…導体プラグ

44…シリコン酸化膜

46…シリコン窒化膜

48…溝

50…シリコン酸化膜

30 52…シリコン酸化膜

5 4 … 開口部

56…フォトレジストマスク

58…ポリシリコン膜

60…シリコン窒化酸化膜


62…酸化タンタル膜

64…シリコン窒化膜

66…ゲート絶縁膜

[図1]


## 本発明の第1実施形態による半導体装置を示す断面図




10…シリコン鉱板 12…東子子原域 16…ゲートランジステイト 18…ゲートランジステイト 22…シリコン酸化設 24…シリコン酸化設 24…シリコン酸化設 24…シリコン酸化 28…サイドウェート型 30a、30b…ゲートレイン 32… 化強度度領域 32…ソース/ドレ版 34…シリナイドレイン 35… フース/ドレス 36…38…層面 電極 36…ソース/ドレス 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…30上のインイン 36…40上のインイン 40…30上のインイン 40…30上のイン 40…30上の 4

【図8】


## 本発明の第1実施形態による半導体装置のゲート絶縁膜を 形成する際の膜の表面状態を示す概念図(その1)







【図2】

## 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その1)








【図10】


#### 本発明の第2実施形態による半導体装置を示す断面図





20a…トランジスタ

【図3】

#### 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その2)










【図5】

#### 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図 (その4)










【図4】

## 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その3)








52…シリコン酸化膜 54…開口部 56…フォトレジストマスク


## 【図13】


## 本発明の第2実施形態による半導体装置のゲート絶縁膜を 形成する際の膜の表面状態を示す概念図(その1)

【図6】

## 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その5)









## 【図7】


## 本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その6)






[図9]

## 本発明の第1実施形態による半導体装置のゲート絶縁膜を 形成する際の膜の表面状態を示す概念図(その2)







【図11】


【図12】


本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図(その1)


本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図(その2)














60---シリコン窒化酸化膜 62---酸化タンタル膜 64---シリコン窒化膜 66---ゲート絶縁膜



【図14】

#### 本発明の第2実施形態による半導体装置のゲート絶縁膜を 形成する際の膜の表面状態を示す概念図(その2)





## フロントページの続き

(72)発明者 森崎 祐輔

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 髙崎 金剛

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 5F040 DC01 EC01 EC04 EC07 EC13

ED01 ED02 ED03 ED05 EF02

EK05 FA03 FA05 FC19 FC21

5F048 AA07 AC01 AC06 BB05 BB08

8B11 BB12 BB16 BB17 BC06

BF06 BF07 BF11 BF16 BG13

DA25

5F058 BA06 BA20 BD01 BD02 BD04

BD05 BD10 BD15 BF24 BF29

BF30 BF55 BF62 BH01 BH20

BJ01 BJ10